Appl. No. 10/617,874 Doc. Ref.: **BF3**

MOS-CONTROLLED THYRISTOR

Patent number:

JP8083897

Publication date:

1996-03-26

Inventor:

AJIT JANARDHANAN S

Applicant:

INTERNATL RECTIFIER CORP

Classification:
- international:

H01L29/74

- european:

Application number:

JP19950185558 19950721

Priority number(s):

Also published as:




US5444272 (A1) GB2292009 (A) FR2723260 (A1)

DE19526537 (A1)

Abstract of JP8083897

PROBLEM TO BE SOLVED: To provide a MOScontrolled thyristor, which has current saturation characteristic but no parasitic thyristor. SOLUTION: A P<++> -region 116 formed on the lower side of an N<-> -layer 118 is covered with an anode electrode 112. A P-type base 120, which is also a source of a MOSFET, is arranged in the layer 118, and an N<++> -emitter region 122 is formed in this base 120. This region 122 is short-circuited with the base 120 by a floating metallic strap 124. P-type regions 126 and 128 are arranged separately from the base 120 in the lateral direction by small regions in the layer 118, and channel regions 130 and 132 are respectively formed of these small regions. The region 130 is covered with a first insulating gate 138 and with the region 132 covered with a second insulating gate 140, a part located between the regions 122 and 132 of the region 120 is covered with the gate 140. Cathode electrodes 134 are respectively connected with the regions 126 and 128 and the gates 138 and 140.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-83897

(43)公開日 平成8年(1996)3月26日

(51) Int.Cl.⁶

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 29/74

H01L 29/74

審査請求 未請求 請求項の数9 OL (全 9 頁)

(21)出顧番号

特顯平7-185558

(22)出顧日

平成7年(1995) 7月21日

(31)優先権主張番号 281917

(32)優先日

1994年7月28日

(33)優先権主張国

米国 (US)

(71)出顧人 591107551

インターナショナル・レクチファイヤー・

コーポレイション

INTERNATIONAL RECTI-

FIER CORPORATION

アメリカ合衆国カリフォルニア州エル・セ

グンド、カンザス・ストリート233番

(72)発明者 ジャナルドハナン・エス・アジット

アメリカ合衆国90278カリフォルニア州レ

ドンド・ピーチ、クラーク・レイン・ナン

パー2、1916番


(74)代理人 弁理士 青山 葆 (外1名)

(54) 【発明の名称】 MOS制御型サイリスタ

(57)【要約】

【課題】 電流飽和特性を有し、寄生サイリスタの無い MOS制御型サイリスタを提供する。

【解決手段】 N-型層118の下側に形成されたP** 型領域116をアノード電極112が覆う。N-型層1 18内にMOSFETのソースでもあるP型ベース12 0が配置され、との中にN**型エミッタ領域122が形 成されている。これは、浮遊金属ストラップ124でP 型ベース120に短絡される。P型領域126, 128 がN-型層118の小領域によってP型ベース120か ら横方向に隔離して配置され、これら小領域はチャネル 領域130、132を形成する。第1絶縁ゲート138 はチャネル領域130を覆い、第2絶縁ゲート140は チャネル領域132を覆うと共にN**型エミッタ領域1 22とチャネル領域132との間のP型ベース領域12 0の一部分を覆う。カソード電極134はP型領域12 6, 128 および第1絶縁ゲート138 に接続される。



【特許請求の範囲】

【請求項1】 互いに平行に隔離している平坦な第1 および第2 半導体表面を有する半導体材料のウェハーであって、前記第1 半導体表面から延在するウェハーの厚みの少なくとも一部分は相対的に不純物濃度の低いN型層で構成されており、前記第2 半導体表面から延在するウェハーの厚みの少なくとも一部分は相対的に不純物濃度の高いP型層で構成されている半導体材料のウェハーム

前記相対的に不純物濃度の低いN型層内に形成され、前 10 記第1半導体表面から該第1半導体表面の下方に第1深 さまで延在しているP型ベースと、

前記P型ベース内に形成され、前記第1半導体表面から 該第1半導体表面の下方に前記第1深さよりも浅い第2 深さまで延在してN型エミッタとP型ベースとの接合部 を形成するN型エミッタ領域であって、該N型エミッタ 領域を前記P型ベースの周縁に沿った前記第1半導体表面に沿って径方向内側に隔離配置して前記P型ベースの 周縁が前記第1半導体表面にまで延在するようにすることにより、前記周縁のうちの第1縁に沿って第1チャネ 20 ル領域を形成し、前記第1半導体表面に金属ストラップ を設けて該金属ストラップで該N型エミッタ領域を前記 周縁のうちの第2縁に沿った前記P型ベースに接続した N型エミッタ領域と、

前記相対的に不純物濃度の低いN型層内に形成され、前記ウェハーの前記第1半導体表面から延在している第1 および第2P型領域であって、該第1および第2P型領域を前記P型ベースの前記第2および第1縁からそれぞれ横方向に隔離して前記相対的に不純物濃度の低いN型層内に第2および第3チャネル領域をそれぞれ形成した 30 第1および第2P型領域と、

少なくとも前記第2チャネル領域の上に配置された、前 記第1半導体表面上の第1ゲート絶縁層手段と、

前記第1ゲート絶縁層手段の上に配置され、前記第2チャネル領域を覆う第1ゲート手段と、

少なくとも前記第1 および第3 チャネル領域の上に配置された、前記第1半導体表面上の第2 ゲート絶縁層手段と、

前記第2ゲート絶縁層手段の上に配置され、前記第1および第3チャネル領域を覆う第2ゲート手段と、

前記第2半導体表面に配置された前記P型層に接続されたアノード電極手段と、

前記第1半導体表面上の前記第1 および第2 P型領域と前記第1ゲート手段とに接続されたカソード電極手段

前記第2ゲート手段に接続されたゲート電極手段と、を 備えるMOS制御型サイリスタ。

【請求項2】 請求項1に記載のMOS制御型サイリスタであって、

前記P型層と前記相対的に不純物濃度の低いN型層との 50

間に配置されたN型層を更に備えるMOS制御型サイリスタ。

【請求項3】 請求項1に記載のMOS制御型サイリス タにおいて、

前記N型エミッタは、サイリスタがオン状態のときに前記N型エミッタとP型ベースとの接合部を順方向にバイアスするために十分な電圧降下を前記P型ベースにおいて生じさせる横方向の長さを有しているMOS制御型サイリスタ。

) 【請求項4】 請求項1に記載のMOS制御型サイリス タにおいて、

前記P型層および前記N型エミッタ領域の不純物濃度が 相対的に高いMOS制御型サイリスタ。

【請求項5】 互いに平行に隔離している平坦な第1 および第2半導体表面を有する半導体材料のウェハーであって、前記第1半導体表面から延在するウェハーの厚みの少なくとも一部分は相対的に不純物濃度の低いN型層で構成されており、前記第2半導体表面から延在するウェハーの厚みの少なくとも一部分は相対的に不純物濃度の高いP型層で構成されている半導体材料のウェハーと

前記相対的に不純物濃度の低いN型層内に形成され、前 記第1半導体表面から該第1半導体表面の下方に第1深 さまで延在しているP型ベースと、

前記P型ベース内に形成され、前記第1半導体表面から 該第1半導体表面の下方に前記第1深さよりも浅い第2 深さまで延在してN型エミッタとP型ベースとの接合部 を形成するN型エミッタ領域であって、該N型エミッタ 領域を前記P型ベースの周縁に沿った前記第1半導体表 面に沿って径方向内側に隔離して前記P型ベースの周縁 が前記第1半導体表面にまで延在するようにすることに より、前記周縁に沿って第1および第2チャネル領域を 形成したN型エミッタ領域と、

前記相対的に不純物濃度の低いN型層内に形成され、前記ウェハーの前記第1半導体表面から延在している第1 および第2P型領域であって、該第1および第2P型領域を互いに横方向に隔離するとともに前記P型ベースからも横方向に隔離して前記相対的に不純物濃度の低いN型層内に第3および第4チャネル領域をそれぞれ形成

40 し、前記第1半導体表面に金属ストラップを設けて該金 属ストラップで前記N型エミッタ領域を該第2P型領域 に接続した第1 むよび第2 P型領域と、

前記相対的に不純物濃度の低いN型層内に形成され、前記ウェハーの前記第1半導体表面から延在している第3 P型領域であって、該第3P型領域を前記P型ベースから横方向に隔離して前記N型層内に第5チャネル領域を形成した第3P型領域と、

少なくとも前記第3チャネル領域の上に配置された、前 記第1半導体表面上の第1ゲート絶縁層手段と、

0 前記第1ゲート絶縁層手段の上に配置され、前記第3チ

- 3

ャネル領域を覆う第1ゲート手段と、

少なくとも前記第1および第4チャネル領域の上に配置された、前記第1半導体表面上の第2ゲート絶縁層手段と

前記第2ゲート絶縁層手段の上に配置され、前記第1および第4チャネル領域を覆う第2ゲート手段と、

少なくとも前記第2および第5チャネル領域の上に配置 された、前記第1半導体表面上の第3ゲート絶縁層手段 と

前記第3ゲート絶縁層手段の上に配置され、前記第2 お 10 よび第5チャネル領域を覆う第3ゲート手段と、

前記第2半導体表面に配置された前記P型層に接続されたアノード電極手段と、

前記第1半導体表面上の前記第1および第3P型領域と前記第1ゲート手段とに接続されたカソード電極手段

前記第2および第3ゲート手段に接続されたゲート電極 手段と、を備えるMOS制御型サイリスタ。

【請求項6】 請求項5 に記載のMOS制御型サイリスタであって、

前記P型層と前記相対的に不純物濃度の低いN型層との間に配置されたN型層を更に備えるMOS制御型サイリスタ。

【請求項7】 互いに平行に隔離している平坦な第1 および第2 半導体表面を有する半導体材料のウェハーであって、前記第1 半導体表面から延在するウェハーの厚みの少なくとも一部分は相対的に不純物濃度の低いN型層で構成されており、前記第2 半導体表面から延在するウェハーの厚みの少なくとも一部分は相対的に不純物濃度の高いP型層で構成されている半導体材料のウェハーと、

前記相対的に不純物濃度の低いN型層内に形成され、前 記第1半導体表面から該第1半導体表面の下方に第1深 さまで延在しているP型ベースと、

前記P型ベース内に形成され、前記第1半導体表面から 該第1半導体表面の下方に前記第1深さよりも浅い第2 深さまで延在してN型エミッタとP型ベースとの接合部 を形成するN型エミッタ領域であって、該N型エミッタ 領域を前記P型ベースの一つの周縁に沿った前記第1半 導体表面に沿って径方向内側に隔離して前記P型ベース 40 の該周縁が前記第1半導体表面にまで延在するようにす ることにより、該周縁に沿って第1チャネル領域を形成 したN型エミッタ領域と、

前記相対的に不純物濃度の低いN型層内に形成され、前記ウェハーの前記第1半導体表面から延在している第1 および第2 P型領域であって、該第1 および第2 P型領域を互いに横方向に隔離するとともに該第2 P型領域を前記P型ベースから横方向に隔離して前記相対的に不純物濃度の低いN型層内に第2 および第3 チャネル領域をそれぞれ形成し、前記第1 半導体表面に金属ストラップ

を設けて該金属ストラップで前記N型エミッタ領域を該 第2P型領域に接続した第1および第2P型領域と、

少なくとも前記第2チャネル領域の上に配置された、前 記第1半導体表面上の第1ゲート絶縁層手段と、

前記第1ゲート絶縁層手段の上に配置され、前記第2チャネル領域を覆う第1ゲート手段と、

少なくとも前記第1および第3チャネル領域の上に配置された、前記第1半導体表面上の第2ゲート絶縁層手段と

前記第2ゲート絶縁層手段の上に配置され、前記第1および第3チャネル領域を覆う第2ゲート手段と、

前記第2半導体表面に配置された前記P型層に接続されたアノード電極手段と、

前記第1半導体表面上の前記第1P型領域と前記第1ゲート手段とに接続されたカソード電極手段と、

前記第2ゲート手段に接続されたゲート電極手段と、を 備えるMOS制御型サイリスタ。

【請求項8】 請求項5に記載のMOS制御型サイリスタにおいて、

20 前記第1、第2 および第3 P型領域と前記P型ベースとは不純物濃度が相対的に高く、前記P型層と前記N型エミッタとは不純物濃度が相対的に非常に高いMOS制御型サイリスタ。

【請求項9】 請求項5に記載のMOS制御型サイリス タにおいて、

前記第2ゲート手段は電気的に浮いているか又は存在しないMOS制御型サイリスタ。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、MOS制御型サイリスタに関し、より詳しくは、電流飽和特性を有し、寄生サイリスタ構造の存在しないMOS制御型三端子サイリスタに関する。

[0002]

【従来の技術】バイボーラ導電機構とMOS制御機構とを組み合わせたパワー半導体構造は周知である。絶縁ゲート・バイボーラ・トランジスタ(IGBT)はこのようなデバイスの一例であって、このIGBTでは、バイボーラ構造体のベース電流が、集積化されたMOSFETを介して制御される。このIGBTは、600ボルト程度の阻止電圧を有する高電圧の電力の用途に最も適している。より高い電圧を扱うことができるIGBTは、オン状態の電圧降下がより大きいという欠点がある。サイリスタを通してオン電流を流すことによりオン状態の電圧降下を低くすることができるため、MOSゲート型サイリスタは、大電流、高電圧の用途において相当な関心を持たれている。

[0003]

物濃度の低いN型層内に第2および第3チャネル領域を 【発明が解決しようとする課題】MOSゲート型サイリ それぞれ形成し、前記第1半導体表面に金属ストラップ 50 スタとして、MOS制御型サイリスタ(MCT)とエミ ッタ・スイッチ型サイリスタ(EST)の2種類がある。1984年12月サンフランシスコで開催されたアイトリプルイー・インターナショナル・エレクトロン・デバイス・ミーティング(アイディイーエム)のテクニカル・ダイジェスト(IEEE International Electron Device Meeting (IDEM) Technical Digest)の第282頁~第285頁におけるテンブル(V. A. K. Temple)による論文において述べられているように、MCTでは、カソード短格回路がMOSゲートを介してスイッチされる。しかし、複雑な製造上の要件とターンオフ中における電流線条化の問題(currentfilamentation problem)のため、および電流飽和特性を有していないため、MCTの商用化は限定されたものであった。

【0004】ESTは、図1に示すように、基本的にはサイリスタにMOSFETが直列につながる構成となっており、「エミッタ・スイッチ型(emitter-switched)」と呼ばれている。このESTは、MCTよりも製造が容易である。ESTは、電流飽和特性を示すが、図1に示すように、ゲートで制御されるnチャネルMOSFETに対してバイバスを形成する固有の寄生サイリスタによ 20る制約が存在する。したがって、電流飽和特性を有するが、そのデバイス内の寄生サイリスタ構造によって制約されることの無いESTが必要とされている。

【0005】本発明は、従来技術の欠点を克服し、MO S制御型サイリスタを提供することによって上述の目的 を達成するものである。

[0006]

【課題を解決するための手段】本発明に係るMOS制御型サイリスタは、第1の実施の形態では、互いに平行に隔離している平坦な第1および第2半導体表面を有する半導体材料のウェハーを含んでいる。第1半導体表面からは相対的に不純物濃度の低いN型層が延在しており、第2半導体表面からはP型層が延在している。

【0007】P型ベースが前記相対的に不純物濃度の低いN型層内に形成され、該P型ベースは前記第1半導体表面から該第1半導体表面の下方に第1深さまで延在している。N型エミッタ領域が該P型ベース内に形成され、前記第1半導体表面から該第1半導体表面の下方に前記第1深さよりも浅い第2深さまで延在してN型エミッタとP型ベースとの接合部を形成し、該N型エミッタ領域を前記P型ベースの周縁に沿った前記第1半導体表面に沿って径方向内側に隔離配置して前記P型ベースの周縁が前記第1半導体表面にまで延在するようにし、これにより、該周縁のうちの第1縁に沿って第1チャネル領域を形成している。前記第1半導体表面に金属ストラップを配置し、該金属ストラップで前記N型エミッタ領域を前記周縁のうちの第2縁に沿った前記P型ベースに接続している。

【0008】第1および第2P型領域が前記相対的に不 純物濃度の低いN型層内に形成され、該第1および第2 50

P型領域は前記ウェハーの前記第1半導体表面から延在している。該第1および第2P型領域は前記P型ベースの前記第2および第1縁からそれぞれ横方向に隔離しており、両者間に相対的に不純物濃度の低いN型層が前記第1半導体表面まで延在して第2および第3チャネル領域をそれぞれ形成するように構成している。

【0009】第1ゲート絶縁層が前記第1半導体表面に 形成され、少なくとも前記第2チャネル領域の上方を延 在している。該第1ゲート絶縁層の上には第1ゲートが 形成され、前記第2チャネル領域を覆っている。

【0010】第2ゲート絶縁層が前記第1半導体表面に 形成され、少なくとも前記第1および第3チャネル領域 の上方を延在している。該第2ゲート絶縁層の上には第 2ゲートが配置され、前記第1および第3チャネル領域 を覆っている。

【0011】絶縁された前記第2ゲートにはゲート電極が接続されている。

【0012】前記第2半導体表面に形成された前記P型層にはアノード電極が接続されている。前記第1半導体表面上の第1および第2P型領域にはカソード電極が接続されており、該カソード電極は、絶縁された前記第1ゲートにも接続されている。

【0013】本発明に係るMOS制御型サイリスタは、 前記P型層と前記相対的に不純物濃度の低いN型層との 間に配置されたN型層を更に備えることが好ましい。前 記P型層と前記N型エミッタとは不純物濃度が相対的に 高いことが好ましい。

【0014】上述の第1の実施の形態であるMOS制御型サイリスタでは、前記N型エミッタは、サイリスタがオン状態のときに前記N型エミッタとP型ベースとの接合部を順方向にバイアスするために十分な電圧降下を前記P型ベースにおいて生じさせる横方向の長さを有しており、これはサイリスタをオン状態にラッチするために必要である。したがって、P型ベースは、相対的に長く不純物濃度が低くなるように作製されなければならない。しかし、他の実施の形態ではこの要件は不要である。

【0015】上記他の実施の形態では、第1および第2 P型領域が互いに横方向に間隔をあけて隣接しており、 そのうち第2P型領域のみが横方向に間隔をあけて前記 P型ベースに隣接している。第3P型領域が横方向に間隔をあけて前記P型ベースに隣接している。との実施の形態において前記金属ストラップは、前記N型エミッタを前記P型ベースに接続している。第1絶縁ゲートが、前記第1および第2P型領域の間の前記N型層における前記チャネル領域を覆っており、第2絶縁ゲートが前記第2P型領域と前記P型ベースとの間の前記N型層における前記チャネル領域を覆っている。また該第2絶縁ゲートは、前記N型エミッタと前記相対的に不純物濃度の低いN型層との間の前記P型ベースの周縁に形成された 前記チャネル領域をも覆っている。第3絶縁ゲートが、 前記P型ベースと前記第3P型領域との間の前記N型層 における前記チャネル領域を覆っている。また該第3絶 縁ゲートは、前記N型エミッタと前記相対的に不純物濃 度の低いN型層との間の前記P型ベースの前記第2縁に 形成された前記チャネル領域をも覆っている。 該第3 絶 縁ゲートは、電気的に前記第2絶縁ゲートに接続されて おり、また、所望に応じて、前記第2絶縁ゲートを浮い たままにしておくか、または除去してもよい。前記第1 および第3P型領域と前記第1絶縁ゲートには、前記第 10 1半導体表面上の前記カソードが接している。前記第2 半導体表面に配置された前記P型層にはアノード電極が 接続されている。前記第3絶縁ゲートにはゲート電極が 接続されている。

【0016】前記第1の実施の形態におけるように、前 記P型層と前記相対的に不純物濃度の低いN型層との間 に配置されたN型層を更に備えることが好ましい。

【0017】前記第1、第2および第3P型領域と前記 P型ベースとは不純物濃度が相対的に高く、前記P型層 と前記N型エミッタ領域とは不純物濃度が相対的に非常 20 に高いことが好ましい。所望に応じて、前記第1および 第2 P型領域の間の前記チャネル領域に相対的に不純物 濃度の低いP型領域を設けてディブレション形pチャネ ルMOSFETを形成してもよい。また所望に応じて、 第3P形領域を不要としてもよい。

【0018】本発明における全ての実施の形態では、寄 生サイリスタが無く、電流飽和特性を有するという利点 がある。全ての実施の形態においてターンオフ中はエミ・ ッタとベースとの接合部が逆方向にバイアスされるた め、より優れたターンオフ特性、および、より広い安全 30 動作領域が本発明によって実現される。さらに、接合バ ターンを容易に作製することができる。

【0019】本発明の他の特徴および利点は、添付図面 を参照しつつ行われる本発明ついての以下の説明から明 らかとなるであろう。

[0020]

【発明の実施の形態】本発明に係るMOS制御型サイリ スタの第1の実施の形態を図2に示す。MOS制御型サ イリスタ110は垂直導通型のデバイスである。

いP**型領域116が、N-型層118の下側に形成さ れている。低電圧の用途 (<1200V) に対しては、N-層 118をN型エピタキシャル層/P**基板(N epi/P* substrate)の上にエピタキシャル成長させるのが好まし い。 高電圧の用途 (>1200V) に対しては、N-層118 を出発の基板材料とするのが好ましく、N型層114お よびP**型領域116を後方拡散によって形成する。 【0022】デバイスの底部表面上のアノード電極11 2は、P**型領域116を覆っている。アノード電極1 12はアノード端子Aに接続されている。

【0023】層の厚みおよび不純物濃度はデバイスの阻 止電圧に依存する。2,500Vのデバイスに対しては、N-型ドリフト領域の不純物濃度および厚みは、それぞれ約 2×10¹ cm *および約500μmである。P **型領域116 は、不純物濃度を5×10°cm-'よりも高くし、厚みを1 μmよりも厚くするのが好ましい。N型層114は、不 純物濃度を5×10¹⁷ cm⁻¹程度とし、厚みを7μm程度とす るのが好ましい。

8

【0024】N-型層118内にP型ベース120が形 成されており、以下において更に詳しく説明するよう に、このP型ベース120は本デバイスのpチャネルM OSFETのソースをも形成する。P型ベース120内 にはN**型エミッタ領域122が配置されており、この 領域は、デバイスの上部表面上の浮遊金属ストラップ1 24 (これはデバイスのどの電極にも接続されていな い)を介してP型ベース120に電気的に短絡されてい る。

【0025】P型ベース120は、P型領域126、1 28によって取り囲まれているが、ウェハー表面まで延 在してチャネル領域130,132をそれぞれ形成する N-型層118の比較的小さい領域によってP型領域1 26、128とは隔離されている。

【0026】第1絶縁ゲート138はチャネル領域13 0を覆っている。ゲート端子Gにつながれた第2絶縁ゲ ート140は、チャネル領域132を覆い、更に、ウェ ハーの上部表面におけるN**型エミッタ領域122とチ ャネル領域132との間のP型ベース120の一部分を 覆っている。ゲート138、140は、好ましくはポリ シリコンで構成されており、酸化物層(図2には示され ていない) によってデバイスの上部表面から絶縁されて いる。カソード端子Kに接続されたカソード電極134 は、P型領域126および128と第1絶縁ゲート13 8とにオーミック接触している。

【0027】図2に示したデバイスの動作は以下の通り である。オン状態(アノード112がカソード134に 対して正の電位となっている)において、ゲート140 に印加される電圧は、ゲート140の下方のnチャネル MOSFET (P型ベース120内) をターンオンする のに十分な正の電圧である。これにより、アノード電圧 【0021】N型層114および不純物濃度の非常に高 40 が上昇するとP型ベース120の電位が上昇する。ゲー ト138とP型ベース120との間の電位差がゲート1 38のpチャネルMOSFETの閾値電圧よりも大きく なるほどにP型ベース120の電位が上昇すると、ゲー ト138の下方のpチャネルMOSFETがターンオン し、P型ベース120をN-層130の表面に形成され た反転のpチャネルを介してP型領域126に接続す る。これにより、P**型領域116、N型層114、N -型層118を通り、ウェハーの表面のP型ベース12 0内のn チャネル (ゲート 1 4 0 によって形成される) 50 を通り、N**型エミッタ122を横切り、P型ベース1

20へと至る金属ストラップ124を通り、チャネル領域130内のpチャネル(ゲート138によって形成される)を通り、カソード126へと至るP型領域130を通って、アノードからカソードまで(図2における上方向)の導通路を生成することにより、サイリスタ110をトリガしてオン状態とする。

【0028】N**型エミッタ122の横方向の長さは、N**型エミッタとP型ベースとの接合部をオン状態において順方向にバイアスして、領域122,120,118,114および116によって形成されるサイリスタをターンオンするために十分な電圧降下が生じるように設計されている。これにより、サイリスタの電流の大半は、ゲート140の下方のnチャネルを避け、代わりに、P**型領域116からデバイスを上方向にまっすぐに流れ、層114,118,120を通過してN**型エミッタ122へ至り、そして浮遊金属ストラップ124を経て120へ至り、その後、ゲート138の下方のpチャネルMOSFETを通過して、さらにP型領域126を通過してカソード134に到達する。

【0029】ゲート138の下方のpチャネルMOSF 20 ETはサイリスタ(領域116,114,118,12 0,122からなる)と直列につながっているため、デバイスを通過する電流は、ゲート138の下方のpチャネルMOSFETの飽和電流によって制限される。したがって、デバイスは電流飽和特性を有する。

【0030】デバイスをターンオフするためには、カソードに対して十分に負の電圧をゲート140に印加する(ゲート140の下方のnチャネルMOSFETをターンオフし、ゲート140の下方のpチャネルMOSFETをターンオンするためである)。すると、P型ベース120が、カソードと電気的に接続されているP型領域128につながる。ゲート138、140のこれら各電位は、順方向阻止状態(アノードがカソードに対して正の電位)において維持される。ゲート140を負の電位とすると、サイリスタのP型ベース120がN**型エミッタ122よりも低い電位に保持されるため、デバイスの降伏電圧が高くなる。

【0031】順方向阻止状態ではN・・型エミッタとP型ベースとの接合が逆方向にバイアスされていることに注意すべきである。この点はエミッタ・オープンのターンオフの場合に類似しており、したがって、より優れた降伏特性、ターンオフ特性、および、より広い安全動作領域が本発明によって実現される。この点については、例えば、ジャクソン(B. Jackson)およびチェン(D. Chen)による「Effects of emitter-open switching on the turn-off charateristics of high voltage power transistors(高電圧パワートランシスタのターンオフ特性に対するエミッタ・オープン・スイッチングの効果)」、Power Electronics Specialist Conference、June 1980 を参照されたい。

【0032】本発明に係る高電圧MOS制御型サイリス タのオン状態における電圧降下は、高電圧サイリスタ (領域112, 116, 114, 118, 120, 12 2からなる) による電圧降下と、ゲート138の下方の 低電圧pチャネルMOSFET (領域120, 130, 126、134からなる)による電圧降下とを足し合わ せたものである。より高い降伏電圧を有するようにデバ イスを設計したとき、高電圧サイリスタによる電圧降下 は大きくは増加しない。これに対し、IGBTでは、よ り高い降伏電圧となるようにIGBTを設計すると、オ ン状態における電圧降下が増加する。これは、サイリス タではドリフト領域全体の伝導度が変調されるが、IG BTではドリフト領域の底部のみの伝導度が変調される からである。したがって、本発明に係るMOS制御型サ イリスタには、より降伏電圧の高い (>1200V) デバイ スにおける同一の電流に対して、IGBTよりも順方向 の電圧降下が低いという利点がある。

10

【0033】上記に加えて、本発明には、既に説明したオン状態における電流飽和特性のため、短絡防止策を採る必要がないという利点がある。これはMCTと比較した場合の主要な利点である。また、本発明には性能を低下させる寄生サイリスタを有さないという利点もある。これは従来技術であるESTと比較した場合の主要な利点である。

【0034】最後に、本発明はMCTに比較してターンオフ損失が低いという利点がある。既に説明したように、本発明に係るデバイスでは、P型ベースは横方向のpチャネルMOSFETを介して接地電位に接続されており、N・・型エミッタとP型ベースとの接合部が逆方向にバイアスされている。これは、逆ベース駆動を行って、MCTよりも速くサイリスタの動作を中断し、これによって電流をより速く減少させることにより、NPNトランジスタを不活性化する。本発明に係るデバイスのターンオフ時間は、このようにしてIGBT(これはオープン・ベースのPNPトランジスタのターンオフ時間とほぼ等しいターンオフ時間を有する)のターンオフ時間に近くなる。

【0035】上記において説明し図2に示した本発明の実施の形態は、NPNトランジスタを順方向にバイアス してサイリスタをラッチするのに、P型ベース120に沿った横方向の電圧降下を利用したものである。したがって、P型ベース120は、比較的長く不純物濃度が低くなるように作製する必要がある。これに対し、図3に示す他の実施の形態は、これを不要としたものである。【0036】図2と同様、図3のMOS制御型サイリスタ210は垂直導通型のデバイスであって、N型層214および不純物濃度の極めて高いP**型領域216がN型層218の下側に配置されている。デバイスの底部表面上のアノード212はP**型領域216を覆っている。層の厚みおよび不純物濃度はデバイスの阻止電圧に

10

依存し、図2のデバイスの場合と同一である。 【0037】N 層218内には下記のものが配置されている。

- 1) P'型ベース221。
- 2) デバイスのpチャネルMOSFETのソースを形成 するP・型領域219。 これについては以下でさらに詳 述する。
- 3) デバイスにおけるpチャネルMOSFETの各ドレインを形成するP*型領域226および228。 これについては以下でさらに詳述する。

【0038】N・・型エミッタ領域222は、P・型ベース221内に形成され、デバイス上部の表面上の浮遊金属ストラップ224(これはデバイスのどの電極にも接続されていない)によってP・型領域219に電気的に短格されている。

【0039】P・型領域226と219、P・型領域219と221、およびP・型領域221と228は、ウェハーの表面まで延在して各チャネル領域230、231、233を形成するN・型層218の比較的小さい領域により隔離されている。

【0040】第1絶縁ゲート238はチャネル領域23 0を覆っている。第2絶縁ゲート240はチャネル領域 233を覆うとともに、ウェハーの上部表面におけるN **型エミッタ領域222とチャネル領域233との間の P'型ベース221の部分を覆っている。第3絶縁ゲー ト241は、チャネル領域231を覆うとともに、ウェ ハーの上部表面におけるN**型エミッタ領域222とチ ャネル領域231との間のP[・]型ベース221の部分を 覆っている。ゲート238,240,241は好ましく はポリシリコンで構成されており、酸化物層(図3には 30 示されていない)によってデバイスの上部表面から絶縁 されている。ゲート240と241は一緒につながれて いてもよい(電気的に接続されていてもよい)。ゲート 240はゲート電極に接触している。カソード電極23 4は、P型領域226および228と第1絶縁ゲート2 38とにオーミック接触している。

【0041】図3に示したデバイスの動作は以下の通りである。オン状態(アノード212がカソード234に対して正の電位となっている)において、ゲート241 および240に印加される電圧は、ゲート241および 40240の下方のnチャネルMOSFET (P*型ベース221内)をターンオンするのに十分な正の電圧である。これにより、アノード電圧が上昇するとP*型領域219の電位が上昇する。ゲート238とP型領域218との間の電位差がゲート238の下方のpチャネルMOSFETの関値電圧よりも大きくなるほどにP*型領域219の電位が上昇すると、ゲート238の下方のpチャネルMOSFETがターンオンし、P*型領域219をN-層230の表面に形成された反転のpチャネルを介してP*型領域226に接続する。50

12

【0042】との状況において、N・型エミッタ222が金属ストラップ224とチャネル領域230の反転によって形成される横方向PMOSとを経て接地電位に接続され、領域216、214、218、221によって形成される垂直構造のPNPトランジスタに対するベース駆動が、ゲート240、241の下方のnチャネルMOSFETを介してなされる。P・型領域とN型領域との接合に約0.7ボルトだけ順方向にバイアスされると、

P**型領域216は、領域222,221,218,2 14によって形成されたNPNトランジスタに対するベース駆動を行わす正孔の注入を開始し、これにより、領域216,214,218,221,222によって形成されたサイリスタがラッチ状態に移行する。

【0043】したがって、これにより、P**型領域216、N型層214、N*型層218を通り、ウェハー表面のP*型ベース221内のnチャネル(ゲート241 および240によって形成される)を通り、N**型エミッタ222を横切り、金属ストラップ224を通ってP*型領域219へ至り、チャネル領域230内のpチャ20ネル(ゲート238によって形成される)を通り、カソード234へと至るP*型領域226を通って、アノードからカソードまで(図3における上方向)通じる導通路を生成することにより、サイリスタ210をトリガしてオン状態とする。

【0044】領域216,214,218,221および222によって形成されるサイリスタがターンオンされた後、電流の大半は、ゲート241および240の下方のnチャネルを避け、代わりに、P*型領域216からデバイスを上方向にまっすぐに流れ、領域214,218,221を通過してN**型エミッタ222へ至り、そして浮遊金属ストラップ224を経てP*型領域219へ至り、その後、ゲート238の下方のpチャネルMOSFETを通過してP*型領域226へ至り、そしてカソード234に到達する。

【0045】ゲート238の下方のpチャネルMOSFETはサイリスタ (領域216,214,218,221,22からなる) に直列につながっているため、デバイスを通過する電流は、ゲート238の下方のpチャネルMOSFETの飽和電流によって制限される。したがって、図3のデバイスは、図2のデバイスと同様に、電流飽和特性を有する。

【0046】 このサイリスタには、ゲート240、241の電圧を十分な負の値(これはゲート240 および241の下方のnチャネルMOSFETをターンオフし、ゲート240の下方のpチャネルMOSFETをターンオンし、これによりP*型ベース221が、カソードと電気的に接続されているP*型領域228につながる。)にまで低下させるだけでターンオフすることができるという利点がある。ゲート240、241のこれら各電位は、順方向阻止状態(アノードがカソードに対し

*

て正の電位)において維持される。ゲート240を負の電位とすると、サイリスタのP・型ベース221がN・・型エミッタ222よりも低い電位に保持されるため、デバイスの降伏電圧が高くなる。

【0047】図4は、図3のデバイスの変形例を示すもので、図3のデバイスにおけるP*型領域228と、この領域に接触していたカソード234と、ゲート240と、チャネル領域233とを除去している。この実施の形態では、ターンオフ中の順方向阻止状態において、N**型エミッタ222は、浮遊金属ストラップ224およ 10びゲート241の下方のpチャネル領域231を介してP*型ベース領域221に短格されるだけである。

【0048】なお、図3のデバイスにおいて、ゲート241を用いないか、または、ゲート241を電気的に浮かせておいてもよい。

【0049】以上では本発明を特定の実施の形態に関連づけて説明したが、当業者にとっては他の変形(例えば、表面の平坦なゲートの代わりにトレンチ・ゲートを使用し、ゲートやチャネル領域の異なる配列を使用するもの)が容易にわかるであろう。したがって、本発明は、ことでの特定の開示内容に限定されるものではなく、添付された請求の範囲に基づいて解釈すべきである。

【図面の簡単な説明】

*【図1】 典型的な従来技術であるエミッタ・スイッチ型サイリスタ(EST)の断面図。

14

【図2】 本発明の第1の実施の形態の断面図。

【図3】 本発明の第2の実施の形態の断面図。

【図4】 第3P型領域を有せず、それに対応する第3 ゲートも有さない、図3の実施の形態を変形した実施の 形態の断面図。

【符号の説明】

110, 210 …MOS制御型サイリスタ

112, 212 …アノード電極

114, 214 …N型層

116, 216 ··· P ** 型領域

118, 218 ··· N-型層

120 ··· P型ベース (ソース)

221 ··· P'型ベース

122, 222 …N**型エミッタ領域

124, 224 …浮遊金属ストラップ

126, 128 … P型領域


219, 226, 228 ···P·型領域

20 130, 132, 230, 231, 233 …チャネル 領域


- 134, 234 …カソード電極

138, 140, 238, 240, 241 …ゲート


【図1】



【図2】



[図3]



【図4】

